脑电信号检测专用集成电路的设计  

Design of the ASIC Used for EEG Signal Detecting

作　　者：李国刚[1,2] 骆妙艺[1,2] 叶媲舟[1,2] 凌朝东[1,2] 

机构地区：[1]华侨大学信息科学与工程学院,福建泉州362021 [2]厦门市专用集成电路系统重点实验室,福建厦门361008

出　　处：《华侨大学学报（自然科学版）》2010年第2期162-165,共4页Journal of Huaqiao University(Natural Science)

基　　金：福建省自然科学基金资助项目(A0640005);厦门市科技计划项目(3502Z20073037;3502Z20080010)

摘　　要：采用CSMC双层多晶、双层金属、N阱0．6μm互补金属氧化物半导体工艺，设计一种脑电信号检测专用集成电路（ASIC）．系统包含基于斩波技术的差分差值放大器、跨导运算放大器（OTA）-C低通滤波电路、增益调整电路、两相非重叠时钟产生电路和带隙电压基准等电路．仿真结果表明，输入信号在-0．862-0．902V范围内，输入和输出都是线性关系，且共模抑制比可达114dB，符合设计要求．An ASIC （application specific integrated circuit） for detecting electroencephalogram （EEG） signal was designed in this research, and using 0. 6 gm CSMC DPDM CMOS technology. The main blocks of the EEG acquisition chip includes one chopper-stabilized differential difference amplifier, operational transconduetance amplifier （OTA）-C low-pass filter, gain amplifier, non-overlapping clock generator, and band-gap voltage reference circuit etc. The simulation results show that we can obtain the linearity relationship between input and output, and CMRR can reach 114 dB when the input signal from the range --0. 862 to 0. 902 V. Therefore, the circuit meets the system specifications.

关 键 词：脑电信号 专用集成电路 带隙基准电路 差分差值放大器 跨导运算放大器 

分 类 号：TN492.02[电子电信—微电子学与固体电子学] R741.044[医药卫生—神经病学与精神病学]