检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]西安电子科技大学微电子所宽禁带半导体材料与器件教育部重点实验室,西安710071
出 处:《物理学报》2010年第8期5646-5651,共6页Acta Physica Sinica
基 金:国家自然科学基金(批准号:60606006);国家杰出青年基金(批准号:60725415);重点实验室基金(批准号:9140C030102060C0303)资助的课题~~
摘 要:提出了一种RLC互连树零时钟偏差构建方法.给出了RLC互连温度非均匀分布及其延时的解析公式,并推导计算了最优的零时钟偏差点,所提模型同时考虑了互连温度非均匀分布、电感效应及不对称互连结构对零时钟偏差点的影响.针对65nm工艺节点对所提模型进行了仿真验证,结果显示,相较于同类模型,最大误差不超过1%.Based on the influence of the nonuniform temperature distribution and the inductance effect of the wires on the interconnect delay time,a zero-clock-skew construction method of RLC interconnect clock tree is presented in this paper. The proposed analytical model has closed form expression and takes temperature distribution,inductance effect and unsymmetrical interconnect structure into consideration. Adopting parameters of 65 nm process technology,the proposed model is compared with the other available similar models. Results show that the new model is more accurate with maximum 1% error.
分 类 号:TN47[电子电信—微电子学与固体电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:3.16.143.199