基于Altera IP核的RS译码器的设计与实现  

Design and Implementation of a RS Decoder Based on Altera's IP Core

作　　者：刘学[1,2] 苏建峰[1] 孙婷[3] 

机构地区：[1]中国科学院国家授时中心,西安710600 [2]中国科学院研究生院,北京100039 [3]西安电子科技大学,西安710071

出　　处：《时间频率学报》2010年第1期28-31,共4页Journal of Time and Frequency

摘　　要：介绍了一种基于Altera公司提供的Reed-Solomon IP(intellectual property)核来实现RS译码功能的设计方法,该方法具有开发周期短、系统成本低以及稳定可靠特点。主要分析了Altera公司提供的IP核工作原理、参数配置以及接口设计,最后通过时序仿真验证了该设计的正确性。该设计方法已经成功应用于BPL长波接收机数据解调模块中。This paper introduces an Altera’s Reed-Solomon IP core to achieve the RS decoding function,and the method is characterized by short development cycle,low cost and reliability.This paper analyzes the principle of Altera company’s IP core,parameter configuration and interface designing,and verifies the correctness of the design through the timing simulation.This design method has been successfully applied to the data demodulation of BPL long wave receiver module.

关 键 词：RS码 IP核 现场可编程门阵列(FPGA) 

分 类 号：TN764[电子电信—电路与系统]