应用于10 G EPON系统的RS(255,223)码译码器设计  

A VLSI design of RS(255,223) code decoder used in 10 G EPON system

作　　者：郭志勇[1] 杨一波[1] 李广军[1] 

机构地区：[1]电子科技大学通信与信息工程学院,四川成都611731

出　　处：《电子技术应用》2010年第9期58-60,67,共4页Application of Electronic Technique

摘　　要：介绍一款应用于10 G EPON系统中的RS(255,223)码译码器。采用ME算法设计了一种新的脉动结构电路求解关键方程,从而获得较低的处理延时并使用较少资源。仿真以及综合结果表明,结合并行处理方法,译码器能够完成10GEPON系统数据的实时译码功能,最大数据吞吐率大于16Gb/s。A VLSI design of RS （255,223） decoder used in 10 G EPON system is introduced. The decoder uses a novel systolic iteration circuit to solve the key equation with shorter iteration delay and fewer resources. The simulation and synthesis result shows that, combining with parallel processing, the proposed decoder could successfully perform the real-time decoding in 10 G EPON system, which throughput is bigger than 16 Gb/s.

关 键 词：REED—SOLOMON 译码器 ME算法 KES 脉动结构 

分 类 号：TN492[电子电信—微电子学与固体电子学]