基于FPGA的循环冗余校验模块设计  

A Design of Cyclic Redundancy Check Module Based on FPGA

作　　者：郭瑛[1] 俞宗佐[2] 

机构地区：[1]内蒙古科技大学信息工程学院,内蒙古包头014010 [2]内蒙古师范大学计算机与信息工程学院,呼和浩特010022

出　　处：《内蒙古大学学报（自然科学版）》2010年第4期417-420,共4页Journal of Inner Mongolia University：Natural Science Edition

基　　金：国家自然科学基金资助项目(60772166)

摘　　要：提出了一种采用FPGA可编程芯片实现对不同长度数据的CRC并行算法的设计思想,并用VHDL语言在EPF10K10LC84-4芯片上完成了循环冗余校验模块的功能.实验结果表明该模块具有很好的通用性和灵活性.An implemention of CRC parallel algorithm is proposed based on FPGA programmable chip which can process various lengths of data.On a piece of EPF10K10LC84-4 chip,the CRC module is accomplished using VHDL language.The results of experiment proves that the module has good flexibility and generality.

关 键 词：CRC VHDL 并行算法 

分 类 号：TN911.75[电子电信—通信与信息系统]