一种用于流水线ADC的可调节多相时钟产生电路  

A Tunable Multi-Phase Clock Generator for Pipelined A/D Converter

作　　者：马聪[1] 蒋颖丹[1] 田应洪[1] 许帅[1] 石艳玲[1] 赖宗声[1,2] 

机构地区：[1]华东师范大学微电子电路与系统研究所,上海200062 [2]华东师范大学纳光电集成与先进装备教育部工程研究中心,上海200062

出　　处：《微电子学》2010年第5期640-643,648,共5页Microelectronics

基　　金：国家科技重大专项资助(2009ZX01034-002-002-001);上海市科委国际合作项目资助(08706200802;08700741300;09700713800)

摘　　要：设计了一种应用于10位80 MS/s流水线A/D转换器的可调节多相时钟产生电路。该电路采用一种电流镜结构,通过调节可变电阻的阻值来实现对单位延迟时间的精确控制。芯片采用IBM 0.13μm CMOS工艺实现,电源电压为2.5 V。在各种条件下仿真所得的最大延迟时间偏差为4%,时钟电路功耗为0.68 mW。仿真结果表明,该时钟产生电路适用于高速流水线A/D转换器。A tunable multi-phase clock generator was proposed for 10-bit 80-Msample/s pipelined A/D converter.With a current mirror,the clock generator achieves precise delay time by tuning variable resistors.Fabricated in IBM 0.13 μm standard CMOS process,the circuit operates at 2.5 V supply voltage.Results from simulation under different conditions showed that the circuit had a maximum delay time offset of about 4%,with a power dissipation of 0.68 mW.The clock generator circuit is applicable for high-speed pipelined A/D converter.

关 键 词：A/D转换器 时钟电路 延时单元 CMOS 

分 类 号：TN453[电子电信—微电子学与固体电子学]