低相位噪声Σ-Δ小数频率合成器  

A Σ-Δ fractional-N frequency synthesizer with low in-band phase noise

作　　者：于云丰[1] 叶甜春[1] 马成炎[1,2] 乐建连[2] 甘业兵[1] 

机构地区：[1]中国科学院微电子研究所,北京100029 [2]杭州中科微电子有限公司,杭州310053

出　　处：《中国科学院研究生院学报》2010年第6期782-787,共6页Journal of the Graduate School of the Chinese Academy of Sciences

基　　金：国家"863"项目(2007AA12Z344)资助

摘　　要：为使Σ-Δ小数频率合成器获得低带内相位噪声,在设计中调制器采用一种5阶4bit输出的单环Σ-Δ调制器,比3阶MASH(Multi-stAge noise-SHaping)结构有着更低的带内量化噪声.一款具有低带内相位噪声和快速锁定特点的2.6GHzΣ-Δ小数频率合成器在0.25μmCMOS工艺中实现.测试结果显示,该频率合成器在40KHz频率偏移处相噪-86.5dBc/Hz,杂散小于-65dBc.在2.5V的电源供电下,电流为25.5mA,整个芯片面积3.9mm2(核心电路面积0.63mm2).In order to achieve low in-band phase noise in Σ-Δ fractional-N frequency synthesizers,a 5th-order 4bit Σ-Δ modulator is used to replace a 3rd-order MASH modulator.A 2.6GHz Σ-Δ fractional-N frequency synthesizer with low in-band phase noise and fast-locking characteristics was implemented in 0.25μm CMOS process.The measurement results show that the in-band phase noise of this synthesizer is-86.5dBc /Hz （at 40KHz offset）,and all the spurs are less than-65dBc.The whole synthesizer excluding the Σ-Δ modulator consumes 25.5mA in the case of 2.5V supply,and it occupies 3.9mm2（with a core area of 0.63mm2）.

关 键 词：Σ-Δ调制器 频率合成器 MASH CMOS 锁相环 

分 类 号：TN742.2[电子电信—电路与系统]