基于尾比特技术的Viterbi译码器设计  

Design of Viterbi decoder based on tailbiting

作　　者：李祖贺[1] 杨学冬[1] 

机构地区：[1]郑州轻工业学院计算机与通信工程学院,河南郑州450002

出　　处：《郑州轻工业学院学报（自然科学版）》2010年第5期4-6,共3页Journal of Zhengzhou University of Light Industry:Natural Science

基　　金：河南省重点科技攻关项目(072102210007)

摘　　要：通过分析基于尾比特技术的Viterbi译码算法,提出了一种利用Viterbi译码器IP核、并基于DspBuilder设计流程的(2,1,2)4比特量化软判决Viterbi译码器的FPGA设计方案.在Matlab的Simulink环境下构建了删余卷积码编解码仿真系统进行性能测试,仿真结果显示该设计性能良好.By analysing the Viterbi decoding algorithm based on tail biting,a FPGA design of four-bit quantification soft decision（2,1,2）Viterbi decoder using IP core based on the DspBuilder design flow was proposed.Then a convolutional encoding and decoding system using puncturing technology under the Simulink of Matlab sofware is implemented to test its performance.Simulated result displayed its super performance.

关 键 词：卷积码 VITERBI译码器 尾比特 现场可编程门阵列 

分 类 号：TN919.3[电子电信—通信与信息系统]