Cadence下实现原理图层次化设计  

Creating a Hierarchical Design in Cadence

作　　者：罗茂盛[1] 周虎廷[1] 周达民[1] LUO Mao-sheng, ZHOU Hu-ting, ZHOU Da-ming （Jiangnan Institute of Computing Technology, Wuxi 214083, China）

机构地区：[1]江南计算技术研究所,江苏无锡214083

出　　处：《电脑知识与技术》2010年第12期9864-9866,共3页Computer Knowledge and Technology

摘　　要：该文首先介绍了在CadenceConceptHDL环境中进行原理图设计的一般方法，然后详细的阐述了在CadenceConceptHDL环境下进行原理图层次化设计的原理、方法和步骤，最后以实际范例演示了原理图层次化设计的重要性。First, this paper introduces how to create a schematic by the general way in Cadence Concept HDL, and then detailly introduces the theroy, the method, the process of creating a hierarchical design in Cadence Concept HDL. Last, the writter proved the importence of the hierarchical design in one example.

关 键 词：CADENCE Concept HDL 原理图:层次化 Top DOWN BOTTOM Up 

分 类 号：TP311[自动化与计算机技术—计算机软件与理论;自动化与计算机技术—计算机科学与技术]