一种高效读写的DDR控制器的研究  

作　　者：谢宝宝[1] 唐斌[1] 

机构地区：[1]贵州大学理学院,贵州贵阳550025

出　　处：《硅谷》2011年第3期31-31,12,共2页

摘　　要：在许多对于数据量和带宽要求较高的系统中,DDR是被广泛应用的一种存储器。为了充分发挥DDR容量和速度的优势,主要针对DDR读写的特点,实现一种基于FPGA的高效读写的DDR控制器的设计。该设已在Altera公司的cycloneII系列的EP2C6Q240C8FPGA上得以实现。

关 键 词：高效读写 DDR控制器 FPGA 

分 类 号：TP3[自动化与计算机技术—计算机科学与技术]