步进和量化调整的数字锁相法快速位同步  

Fast Bit Synchronization of Digital Phrase Lock Adjusted by Step and Quantified

作　　者：张昆[1] 桂延宁[1] 杨燕[1] 胡建军[1] 

机构地区：[1]西安机电信息技术研究所,西安710065

出　　处：《科学技术与工程》2011年第11期2600-2603,共4页Science Technology and Engineering

摘　　要：针对传统超前-滞后型数字锁相环实现同步速度较慢的缺点,提出了一种基于步进和量化调整的数字锁相法的快速位同步方法。该方法在FPGA平台上,通过综合使用步进和量化两种方式,来控制每个工作周期中分频器的脉冲调整数量,利用本地高频时钟进行二级分频得到输出的位同步信号。仿真结果表明基于FPGA的位同步系统能够稳定、快速的完成位同步功能,在保证系统稳定性的同时,值极大地缩短了系统的同步建立时间。Traditional lag-lead synchronous digital PLL shortcomings slow.In order to solve this problem,a method for FPGA-based realization method of fast bit synchronization is proposed.It worked in two ways by step and quantified,for changing in each work cycle to adjust the pulses number of divider.Twice divided the local high-frequency clock to output the synchronization signal.Programmed with VerilogHDL.Designed the modules,complied and simulated in ISE.The simulation result presents this method can realize fast bit synchronization.

关 键 词：数字锁相环 快速位同步 FPGA 

分 类 号：TN763[电子电信—电路与系统]