一种改进的GALS异步包装电路  

An improved asynchronous wrapper for GALS

作　　者：董文箫[1] 陈华锋[2] 沈海斌[1] 

机构地区：[1]浙江大学超大规模集成电路设计研究所,浙江杭州310027 [2]浙江传媒学院电子信息学院,浙江杭州310018

出　　处：《浙江大学学报（理学版）》2011年第3期294-298,共5页Journal of Zhejiang University（Science Edition）

基　　金：国家自然科学基金资助项目(60720106003)

摘　　要：GALS(全局异步、局部同步)架构适用于NoC的时钟分布,但现有的GALS需要定制地设计异步包装电路,不利于验证和集成.采用通用的数字ASIC设计流程,在仅使用已有标准单元的情况下,提出了一种新的基于FIFO的异步包装.通过此包装电路,实现了一个信号传输只需2步操作,提高了通信吞吐率.实验结果表明该包装电路在吞吐率和延迟上获得了显著改进.GALS（Globally asynchronous,locally synchronous） architecture is a promising solution for NoC clock distributing.However,traditional implementations of asynchronous wrapper for GALS require certain designed circuits,which are not suitable for verification and IP merging.This paper proposed a new FIFO-based asynchronous wrapper,which implemented using only standard cell and optimized in a standard digital ASIC flow.It achieves high throughput by this wrapper,which needs only two transitions per symbol.The results show that this wrapper can provide great improvement in throughput and latency.

关 键 词：片上网络 时钟分布 2相双轨 异步包装 全局异步局部同步 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]