全局异步局部同步

作品数：21被引量：33H指数：3
导出分析报告
相关领域：电子电信自动化与计算机技术更多>>
相关作者：周端杨银堂朱樟明彭瑶管旭光更多>>
相关机构：西安电子科技大学浙江大学清华大学中国人民解放军信息工程大学更多>>
相关期刊：《计算机研究与发展》《电子器件》《电子与信息学报》《清华大学学报（自然科学版）》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点实验室开放基金国家杰出青年科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
类脑处理器异步片上网络架构被引量：1
《计算机研究与发展》2023年第1期17-29,共13页杨智杰 王蕾 石伟 彭凌辉 王耀 徐炜遐 
国家重点研发计划项目(2018YFB2202603,2020AAA0104602)。
类脑处理器较深度学习处理器具有能效优势.类脑处理器的片上互连一般采用具有可扩展性高、吞吐量高和通用性高等特点的片上网络.为了解决采用同步片上网络面临的全局时钟树时序难以收敛的问题以及采用异步片上网络面临的链路延迟匹配、...
关键词：类脑处理器 片上网络 异步电路 全局异步局部同步 脉冲神经网络 
全局异步局部同步的带阈值的脉冲神经膜系统
《计算机科学》2023年第1期270-275,共6页张露萍 徐飞 
国家自然科学基金(62072201);国家重点研发计划-政府间国际科技创新合作项目(2021YFE0102100);湖北省重点研发计划项目(2021BAA168);中央高校基础科研专项基金(2019kfyXMBZ056)。
带阈值的脉冲神经膜系统是一类生物启发式计算模型,提出该系统的灵感来自神经元电位变化与其活动的联系。对于带阈值的脉冲神经膜系统的计算能力研究,人们已证明该系统在极大同步工作模式下,作为产生数或接受数的计算设备时,是与图灵机...
关键词：生物启发计算 脉冲神经膜系统 全局异步 局部同步 计算能力 
高速自应答异步双轨推通道设计
《计算机辅助设计与图形学学报》2012年第9期1211-1217,1225,共8页杨延飞 周端 杨银堂 彭瑶 
国家自然科学基金(60725415;60971066);国家"八六三"高科技研究发展计划(2009AA01Z258;2009AA01Z260);"宽带隙半超导体"国家重点实验室基金(ZHD200904)
针对全局异步、局部同步片上网络中不同传输速率下的数据传输问题,提出一种高速异步双轨推通道.该通道中的单元采用自应答控制,在减小前向延时的同时提高了吞吐率;双轨数据的传输采用对称结构的2条独立传输链路,避免了复杂的时序设计,...
关键词：异步通道 异步协议 高速低功耗 全局异步局部同步 片上通信 
基于FPGA的全局异步局部同步四相单轨握手协议实现
《电子技术应用》2012年第4期37-39,42,共4页张景伟 李若仲 肖宇 卜祥伟 
在常规FPGA中设计了基于LUT的异步状态保持单元,实现了全局异步局部同步系统的接口电路、时钟暂停电路,进一步完成四相单轨握手协议。基于Quartus软件的逻辑锁定技术,采用Verilog HDL进行行为描述,构建了无冒险C单元库。在Altera Cyclon...
关键词：四相单轨握手协议 FPGA MULLER C GALS 无冒险 
一种高速延时无关同异步转换接口电路被引量：1
《计算机研究与发展》2012年第3期669-678,共10页彭瑶 杨银堂 朱樟明 周端 
国家自然科学基金项目(60725415;60971066);国家"八六三"高技术研究发展计划基金项目(2009AA01Z258;2009AA01Z260);宽禁带半导体国家重点实验室基金项目(ZHD200904)
针对传统片上系统设计同步时钟引起的功耗大、IP核可重用性差等缺点,提出一种可用于多核片上系统和片上网络的快速延时无关同异步转换接口电路.接口由采用门限门的环形FIFO实现,移除了同步时钟,实现了数据从同步时钟模块到异步模块的高...
关键词：高速低功耗 准延时无关 FIFO 同步转异步 全局异步局部同步 
GALS处理器的功耗有效性方法研究
《高技术通讯》2011年第12期1232-1239,共8页段玮 凡启飞 黄琨 张戈 
863计划（2008AA010901）,国家科技重大专项（2009ZX01028-02-003,2009ZX01029-001-003）,973计划（2005CB321600）和国家自然科学基金（60736012,60921002,60803029,61173001,61003064,61100163）资助项目.
鉴于多核时代的到来使功耗成为处理器设计的首要限制因素，功耗有效性也成为重要的设计目标，而且全局异步局部同步（GALS）的时钟设计可以很好地结合动态电压／频率调节（DVFS）的策略来提高多核处理器的功耗有效性，以采用GALS结构的...
关键词：全局异步局部同步(GALS) 动态电压/频率调节(DVFS) 多核微处理器 功耗有效性 
采用同步分析的零延迟GRLS通信机制
《计算机辅助设计与图形学学报》2011年第8期1455-1462,共8页王茹 王焕东 范宝峡 杨梁 
国家"九七三"重点基础研究发展计划项目(2005CB321600);国家"八六三"高技术研究发展计划(2009AA01Z125);国家自然科学基金(60803029;60801045)
全局异步局部同步(GALS)与频率调整相结合能够有效地降低动态功耗.针对频率切换以及跨时钟域传输开销会损害芯片性能的问题,提出一种基于计数器的分频方法.该方法根据计数结果生成分频后的时钟沿,并在此基础上建立了一个全局比例同步局...
关键词：全局异步局部同步 全局比例同步局部同步 频率比例 零延迟 同步机制 
一种改进的GALS异步包装电路被引量：1
《浙江大学学报（理学版）》2011年第3期294-298,共5页董文箫 陈华锋 沈海斌 
国家自然科学基金资助项目(60720106003)
GALS(全局异步、局部同步)架构适用于NoC的时钟分布,但现有的GALS需要定制地设计异步包装电路,不利于验证和集成.采用通用的数字ASIC设计流程,在仅使用已有标准单元的情况下,提出了一种新的基于FIFO的异步包装.通过此包装电路,实现了一...
关键词：片上网络 时钟分布 2相双轨 异步包装 全局异步局部同步 
一种高速延时无关片上异步转同步通信接口的设计被引量：2
《电子与信息学报》2011年第4期938-944,共7页彭瑶 周端 杨银堂 朱樟明 
国家自然科学基金(60725415;60971066);国家863计划项目(2009AA01Z258;2009AA01Z260);国家重点实验室基金(ZHD200904)资助课题
该文提出一种可用于多核片上系统和片上网络的快速延时无关异同步通信接口,由在独特运行协议下工作的环形FIFO实现,可在支持多种数据传输协议的前提下,保证数据从异步模块到同步时钟模块的完整高速传输。在0.18μm标准CMOS工艺下,传输...
关键词：片上系统 通信接口 高速低功耗 延时无关 异步转同步 全局异步局部同步 
一种基于电压岛的片上网络低功耗设计
《中国集成电路》2011年第4期34-39,共6页何奇 王雷 
功耗问题一直是片上网络设计中最为关心的问题之一。基于全局异步局部同步(GALS)的电压岛(VFI)机制的引入不但提供了极大地降低片上功耗的可能,也解决了片上单时钟传输的瓶颈问题。本文改善了现有的两种电压岛划分、核映射及路由分配方...
关键词：片上网络 电压岛 低功耗 全局异步局部同步 
全选清除导出
共3页<123>
检索报告 对象比较 聚类工具 使用帮助 返回顶部