异步电路

作品数：79被引量：121H指数：6
导出分析报告
相关领域：电子电信自动化与计算机技术更多>>
相关作者：虞志益王志英石伟陈虹王蕾更多>>
相关机构：国防科学技术大学清华大学兰州大学西安电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划国家教育部博士点基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
可由异步时钟驱动的高可靠性低功耗WDT
《电子技术应用》2024年第10期18-23,共6页梁浩 俞小平 陈士金 
看门狗定时器(WDT)已成为当前MCU系统中不可缺少的一部分。但随着MCU系统功能的增加,对于传统的WDT,由于其不能对异步驱动时钟进行处理或不能在低功耗模式下(系统时钟及外设时钟停止)运行,已经不适用于部分功能复杂的MCU。设计的WDT定...
关键词：WDT定时器 异步电路 低功耗电路 
类脑处理器异步片上网络架构被引量：1
《计算机研究与发展》2023年第1期17-29,共13页杨智杰 王蕾 石伟 彭凌辉 王耀 徐炜遐 
国家重点研发计划项目(2018YFB2202603,2020AAA0104602)。
类脑处理器较深度学习处理器具有能效优势.类脑处理器的片上互连一般采用具有可扩展性高、吞吐量高和通用性高等特点的片上网络.为了解决采用同步片上网络面临的全局时钟树时序难以收敛的问题以及采用异步片上网络面临的链路延迟匹配、...
关键词：类脑处理器 片上网络 异步电路 全局异步局部同步 脉冲神经网络 
概率计算脉冲神经网络异步架构
《计算机辅助设计与图形学学报》2022年第4期522-526,共5页高云飞 陈宇昊 祝亚楠 薛翔宇 李洪革 
国家自然科学基金(62071019)。
概率计算是将二进制数编码为概率脉冲序列进行运算,具有功耗低、资源消耗少的优势,将概率计算应用于脉冲神经网络(spiking neuron network,SNN)的硬件电路设计,有利于实现类脑模式的运算.为了实现神经网络的低功耗边缘计算,本文提出一...
关键词：脉冲神经网络 概率计算 异步电路 
跨时钟域传递位数据的同步方法被引量：2
《现代计算机》2020年第24期9-14,19,共7页高焕琦 岳亚杰 高俊锋 
黑龙江省大学生创新创业基金(No.201910214071)。
为了研究大规模集成电路设计中位数据在不同时钟域之间的传递问题,依据数字电路的基本理论,建立一种跨时钟域传递位数据信号的模型,并分析跨时钟域传递数据所带来的亚稳态问题及其危害性。在不同的时钟域中,保持数据同步是解决上述问题...
关键词：集成电路设计 跨时钟域 异步电路 同步处理 亚稳态 
基于异步电路设计的RSA算法加密芯片被引量：11
《计算机工程与设计》2019年第4期906-913,共8页何安平 郭慧波 冯志华 吴尽昭 
国家自然科学基金项目(61402121);中央高校基本业务费基金项目(861914);广西科技计划基金项目(桂科AB17129012)
提出一种基于异步微流水线的设计方法,设计适合的异步控制框架构建出全异步RSA密码芯片。在核心加解密电路中采用异步控制框架,剔除时钟域,使寄存器翻转时刻随机化,导致无法捕捉关键寄存器翻转时刻号,从根本上防止和避免DPA攻击。常规的...
关键词：异步微流水 差分功耗分析 密码算法 异步控制单元 异步电路 
基于FPGA的数字电路时钟处理策略研究
《内江科技》2017年第1期47-48,共2页李雪梅 
本文分析总结了时钟对数字电路系统设计中以及对整个电路性能和功能的影响。电路系统中对时钟处理应优先考虑同步电路设计,对于一个设计项目来说,在可能的情况下,一定要使用全局时钟。良好的时钟处理策略是任何数字系统长期稳定工作的...
关键词：时钟同步 数字电路 同步电路 数字系统 全局时钟 异步电路 静态冒险 状态机 时序逻辑电路 可编程器件 
一种静态单通道通讯模式异步流水线缓冲器
《集成电路应用》2016年第12期52-56,共5页金硕巍 李贞妮 李晶皎 王爱侠 
国家自然科学基金资助项目(61370153)
这是一种单通道两相静态异步流水线缓冲器电路,电路设计基于1-of-N握手协议进行通讯,不需等待应答信号即可完成数据传输。这是一种双轨缓冲器,设计时折中考虑了性能和面积的关系,采用了多米诺逻辑电路的实现方式,提高了面积利用率并且...
关键词：异步电路 1-of-N握手协议 单通道 异步流水线 集成电路 
基于AMS的异步电路设计方法被引量：1
《微处理机》2016年第4期1-4,共4页万立 贺雅娟 张波 李金朋 马斌 
相比于同步时序电路,异步时序电路具有更低的功耗、更高的鲁棒性、更低的压降(IR-drop)等明显优势。正是由于这些显著优势,在如今亚微米级乃至深亚微米级工艺线宽条件下,异步时序电路越来越受到电路设计者的重视。然而,由于缺乏成熟的...
关键词：异步时序电路 鲁棒性 压降 同步时序电路 设计方法 
一种功控状态保持低功耗C单元设计
《宁波大学学报（理工版）》2016年第2期23-28,共6页董恒锋 雷师节 邬杨波 
国家自然科学基金(61271137);浙江省教育厅科研项目(Y201329962)
提出了一种新的具有状态保持功能的功控低功耗C单元,该C单元采用高阈值NMOS管作为功控开关,以减小C单元休眠期间的漏功耗,并利用交叉耦合的高阈值反相器构成数据保持单元,保持电路休眠状态时的数据.版图后仿真结果表明:该C单元具有正确...
关键词：异步电路 功控技术 低功耗 C单元 状态保持 
FPGA设计中的亚稳态问题及其预防方法研究被引量：11
《飞行器测控学报》2014年第3期208-213,共6页杨岩岩 司倩然 马贤颖 杨少敏 
由于在复杂FPGA(Field Programmable Gate Array,现场可编程门阵列)设计中存在跨时钟域,通常会产生亚稳态现象。为有效地预防和解决该问题,分析FPGA设计中亚稳态的产生机理及其对数字信号处理系统的影响。根据不同的信号同步类型,针对...
关键词：跨时钟域 亚稳态 现场可编程门阵列(FPGA) 同步器 异步电路 
全选清除导出
共8页<12345678>
检索报告 对象比较 聚类工具 使用帮助 返回顶部