一种基于FPGA的高精度单周期TDC设计  

A Design of High Resolution One - Clock - Cycle TDC Based on FPGA

作　　者：祁迹[1] 邓智[1] 刘以农[1] 

机构地区：[1]清华大学工程物理系粒子技术与辐射成像教育部重点实验室,北京100084

出　　处：《核电子学与探测技术》2011年第4期378-381,385,共5页Nuclear Electronics & Detection Technology

基　　金：自然科学基金;一种高密度;高计数率;高时间分辨率MRPC探测器读出ASIC的研制(10975089)

摘　　要：设计了一种基于FPGA的高精度TDC,通过延迟链插值和多沿采样等方法,达到与全定制专用集成电路相同的时间精度,实测结果好于9 ps。采用多路选择器阵列和加法器构造的编码器将转换死时间降低到1个时钟周期。设计还使用了自校准的机制,增加了可移植性,可广泛应用于粒子飞行时间探测、核医学影像等领域。It describes an FPGA - based high resolution TDC. Using delay chain and Wave Union methods, this TDC has a resolution of 9 ps, which is comparable to ASIC TDC. The design uses XORs and MUXs to implement a quick I - cycle encoder, which reduces the dead time. Self- calibration method makes the design easy to be migrated into other FPGAs. This TDC can be used in TOF experiment, medical imaging system, etc.

关 键 词：TDC 时间测量 FPGA 进位链 WAVE UNION 

分 类 号：O571.1[理学—粒子物理与原子核物理]