同步全扫描时序电路的TVAC测试方法  

TVAC Test Method of Synchronous Full Scan Sequential Circuits

作　　者：靳立运[1] 邝继顺[1] 王伟征[1] 

机构地区：[1]湖南大学计算机与通信学院,长沙410082

出　　处：《计算机工程》2011年第12期268-269,272,共3页Computer Engineering

基　　金：国家自然科学基金资助项目(60773207);中国科学院计算机系统结构重点实验室基金资助项目

摘　　要：自反馈测试方法TVAC在时序电路中的应用研究还处于起步阶段。为此,研究其在同步全扫描时序电路测试中的应用,提出2种测试结构,并对ISCAS89电路进行实验。实验结果表明,与加权伪随机方法和循环自测试方法相比,该方法可用较少测试矢量达到较高故障覆盖率。Test Vectors Applied by Circuit-under-test itself（TVAC） is a new Built-in Self-test（BIST） scheme. Two different TVAC structures for synchronous full scan sequential circuits are presented. Experimental results on ISCAS89 benchmark circuits demonstrate that, compared with the weighted-random-patteru test and Circular Self-test Path（CSTP） method, the TVAC scheme can reach higher fault coverage with smaller test vectors.

关 键 词：内建自测试 全扫描测试 加权随机测试 循环自测试路径 自反馈测试 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]