基于FPGA的一种改进型全数字锁相环设计与实现  

作　　者：何守兵[1] 习友宝[1] 

机构地区：[1]电子科技大学电子工程学院,四川成都611731

出　　处：《大众科技》2011年第7期18-19,共2页Popular Science & Technology

摘　　要：文章介绍了全数字锁相环的基本结构与工作原理,提出了采用改进型数字鉴频鉴相器与数字环路滤波器实现全数字锁相环的方法,采用Verilog硬件描述语言进行建模,并运用ModelSim软件进行时序仿真和FPGA进行验证。

关 键 词：ADPLL 鉴频鉴相器 环路滤波器 FPGA 

分 类 号：TN911.8[电子电信—通信与信息系统]