一种可重构模乘器的硬件设计  

Hardware Design of Scalable Modular Multiplier

作　　者：杨同杰[1] 戴紫彬[1] 杨晓辉[1] 

机构地区：[1]信息工程大学电子技术学院,郑州450004

出　　处：《计算机工程》2011年第13期238-240,共3页Computer Engineering

基　　金：国家"863"计划基金资助项目(2008AA01Z103)

摘　　要：提出一种改进的基于剩余数系的Montgomery模乘算法。该算法通过对相对固定的参数进行预计算,从而减少运算过程中模乘运算的次数,与Bajard JC提出的算法(IEEE计算机会刊,2004年第6期)相比减少300/(2k+8)。同时基于改进算法提出数据长度可伸缩的硬件模乘器结构设计,并在0.18μm SMIC工艺下进行综合。性能分析表明,该设计在运算速度上有明显的提高。This paper presents an improved Residue Number System（RSN） Montgomery modular multiplication algorithm,which is optimized by pre-computing the constant parameter.Compared to the Bajard J C（IEEE Transactions on Computers,2004,No.6） algorithm,the number of modular multiplication is reduced by 300/（2k＋8） percent.A hardware design of scalable modular multiplier is proposed,which is implemented on 0.18 μm SMIC process.Result shows that the design has advanced performance.

关 键 词：剩余数系 模乘 可伸缩设计 硬件实现 

分 类 号：TP391[自动化与计算机技术—计算机应用技术]