多码率多边类型LDPC码译码器的设计与实现  

Design and Implementation of Multi-rate Multi-edge Type LDPC Codes Decoder

作　　者：甘永银[1] 胡文江[2] 黄睿[3] 谢东福[4] 

机构地区：[1]重庆邮电大学重庆市移动通信重点实验室,重庆400065 [2]重庆邮电大学通信与信息工程学院,重庆400065 [3]重庆电子工程职业学院软件工程系,重庆401331 [4]厦门大学宽带无线通信实验室,福建厦门361005

出　　处：《电视技术》2011年第15期61-64,共4页Video Engineering

基　　金：国家自然科学基金项目(60972053)

摘　　要：提出了一种固定码长的多码率多边LDPC码译码器,该译码器采用对校验比特信息进行间隔删余的算法实现其多码率译码,并设计了一种适合多码率多边LDPC码的部分并行译码结构。基于该结构在FPGA平台上实现了码长为640 bit,码率为0.5～0.8的多边LDPC码译码器。A multi-rate Multi-edge Type LDPC （MET-LDPC） decoder is presented by puncturing the parity bits every one bit, and a suitable multi-rate MET-LDPC code partial parallel decoding structure is designed. FPGA platform uses this structure to achieve the multi-rate MET-LDPC decoder with code-length 640 bit and the code rate range from 0.5 to 0.8.

关 键 词：多边低密度校验码 多码率 现场可编程门阵列 译码器 

分 类 号：TN764[电子电信—电路与系统] TP391[自动化与计算机技术—计算机应用技术]