基于FPGA的双倍率动态存储器读写误码检测仪的实现  

DDR DRAM error code tester design based on FPGA

作　　者：陈康[1] 

机构地区：[1]福州大学电气工程与自动化学院,福建福州350108

出　　处：《福州大学学报（自然科学版）》2011年第4期546-549,共4页Journal of Fuzhou University(Natural Science Edition)

基　　金：福建省科技重大专项资助项目(2009HZ0007-1)

摘　　要：针对硬盘缓存在高速读写时出现的误码问题,采用软硬件结合的方法(FPGA与单片机),通过FPGA同频异相时钟,实现了对不同厂商的双倍率内存可靠读写比较从而找到特定代码作为生产测试代码,实现对内存的低成本高效的检测.This article mainly discusses the reliable way of reading,writing and compare the data in DDR DRAM from different vendors by single chip and FPGA to solve the miscompare error in hard disk production.Also the special different phase clock is used to get more stable result.

关 键 词：检测仪 DDR FPGA VHDL 时序约束 时钟 

分 类 号：TP206[自动化与计算机技术—检测技术与自动化装置]