图像缩放IP的FPGA实现  

FPGA Implementation of Image Scaling IP

作　　者：王慧[1] 

机构地区：[1]四川教育学院网络与信息管理中心,成都611130

出　　处：《四川教育学院学报》2011年第11期119-121,共3页Journal of Sichuan College of Education

摘　　要：为了降低图像缩放IP的硬件资源占用率并获得最佳的图像缩放质量,采用基于二次函数的三点控制插值算法并利用FPGA实现。阐述该IP的系统架构,重点介绍线性缓存的读写控制和插值算法的优化处理,相比双三次图像插值算法,该IP的FPGA硬件资源占用仅有其一半。The realization of reducing hardware resource utilization of image scaling IP and getting the best image scaling quality are based on a quadratic function of the three control interpolation algorithm and the application of FPGA.This paper describes system architecture of the IP,and highlights read/write control of the linear cache and interpolation algorithm optimization.Compared to the bi-cubic image interpolation algorithm,the FPGA hardware resources of the IP is only half of it.

关 键 词：图像缩放 插值算法 线性缓存 FPGA 

分 类 号：TP391[自动化与计算机技术—计算机应用技术]