同址存储在维特比译码中的应用  

作　　者：张红[1] 

机构地区：[1]福州大学物理与信息工程学院,福建福州350002

出　　处：《硅谷》2011年第23期137-138,共2页

基　　金：福建省教育厅B类科技项目(JB09009)

摘　　要：维特比算法是卷积码的一种最大似然译码,其幸存路径和幸存路径度量的存储均有不同的实现方法,设计的通用维特比译码器,采用同址存储方法来实现幸存路径及其度量的存储,并用Matlab仿真该结构的译码器,结果表明该结构的译码器可正确实现译码,并且控制相对简单、译码延时较小。

关 键 词：同址存储 维特比译码器 幸存路径 路径度量 FPGA 

分 类 号：TN929[电子电信—通信与信息系统]