基于SystemVerilog的I^2C总线模块验证  

Verification of I^2C Bus Model Using SystemVerilog

作　　者：闫涛[1] 申志飞[1] 易茂祥[1] 梅春雷[1] 

机构地区：[1]合肥工业大学电子科学与应用物理学院,安徽合肥230009

出　　处：《电子科技》2011年第12期35-37,共3页Electronic Science and Technology

基　　金：安徽省教育厅自然科学重点基金资助项目(KJ2010A280)

摘　　要：针对I2C总线模块,介绍了一种基于Systemverilog验证环境的验证IP设计。这种基于面向对象设计的验证架构可以很容易地被重用。文中分析了基于Systemverilog验证环境的结构,并在介绍I2C总线协议的基础上,重点论述了验证环境中事务产生器及驱动器的设计。A design for IP verification of I2C bus module based on Systemverilog is introduced.The verification design based on the object-oriented method can be easily reused.The structure of Systemverilog is analyzed and I2C bus protocol is introduced.After that,the paper focuses on the design of the affair generator and drive in the verification environment

关 键 词：SYSTEMVERILOG I2C总线 事务产生器 事务驱动器 

分 类 号：TN407[电子电信—微电子学与固体电子学]