可重构Keccak算法设计及FPGA实现  

Reconfigurable Keccak algorithm and its implementation on FPGA platform

作　　者：吴武飞[1] 王奕[1,2,3] 李仁发[1,2,3] 

机构地区：[1]湖南大学嵌入式系统与网络实验室,长沙410082 [2]湖南大学湖南省研究生培养创新基地,长沙410082 [3]湖南大学网络与信息安全湖南省重点实验室,长沙410082

出　　处：《计算机应用》2012年第3期864-866,共3页journal of Computer Applications

基　　金：国家自然科学基金资助项目(60873074;60673061);长沙市科技计划项目(K1003028-11)

摘　　要：在分析研究Keccak算法的基础上,针对现有Keccak算法的硬件实现方案版本单一,应用不灵活的问题,设计了一种高性能可重构的Keccak算法硬件实现方案。实验结果表明:该方案在Xilinx公司的现场可编程门阵列(FPGA)Virtex-5平台上的时钟频率可达214 MHz,占用1607 slices;该方案具有吞吐量高(9131 Mbps),应用灵活性好,可支持4种不同参数版本的优点。Based on the analysis of Keccak algorithm,concerning the situation that the existing hardware implementations of Keccak algorithm lack of flexibility and could only support one version,this paper proposed a new reconfigurable Keccak hardware implementation,which could support four versions algorithms.The proposed design achieved 214 MHz clock frequency using 1 607 slices when being ported to Xilinx Virtex-5 FPGA platform.The experimental results show that the proposed design has the advantages of high throughput（9 131 Mbps）,good flexibility and supporting four versions.

关 键 词：Keccak算法 海绵结构 哈希算法 可重构 现场可编程门阵列 

分 类 号：TP332.1[自动化与计算机技术—计算机系统结构]