检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]国防科学技术大学计算机学院,湖南长沙410073
出 处:《计算机工程与科学》2012年第2期62-66,共5页Computer Engineering & Science
基 金:新世纪优秀人才支持计划资助项目
摘 要:半速率高速串行接口同时使用时钟的正/负边沿作为发送数据的定时基准,数据码元的定时长度直接由时钟的占空比决定,因此锁相环的输出时钟的占空比显得尤为重要。本文基于0.13μmCMOS工艺设计实现了一款1.25GHz的高频锁相环。该锁相环基于环形振荡器结构,使用互补相位调节技术实现输出时钟的占空比平衡。流片测试结果表明,该锁相环能够稳定输出1.25GHz的高频时钟,实测输出时钟的占空比能够稳定在49.86%~52.89%的范围内,平均占空比为51.21%。In high-speed SerDes with the half rate structure,the duty of the clock is seriously important,which is the decisive factor for unit intervals.In this article,a 1.25GHz ring oscillator PLL is established on the 0.13μm CMOS process,in which a duty balance circuit is integrated.The result of testing shows the stable output clock is 1.25GHz,and the duty is within the range of 49.86~51.21%,and the mean duty is 51.21%.
关 键 词:半速率 高速串行接口 锁相环 占空比平衡 互补相位调节
分 类 号:TN742[电子电信—电路与系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.249