基于功效的集成电路延时估算与优化  

Time Delay Estimation and Optimization of IC Based on The Effect

作　　者：殷万君[1] 白天蕊[1] 

机构地区：[1]西南交通大学,四川成都610031

出　　处：《广东技术师范学院学报》2011年第12期9-12,共4页Journal of Guangdong Polytechnic Normal University

基　　金：国家973计划资助项目(No.2007CB714700);国家自然科学基金资助项目(No.60776827)

摘　　要：本文讨论了cmos门电路延时时间的估算模型,介绍了逻辑功效对逻辑门电路的优化方法,在确定的工艺条件下,根据电路要求,可以快速确定最优的逻辑结构和晶体管的尺寸,在集成电路的设计中具有很高的应用价值.This paper discusses the time delay estimation model of the CMOS gate circuit, and introduces the logic gate circuit optimization method based on the logical effect. Under certain conditions, according to the circuit, the optimal logical structure and the size of the transistor can he quickly determind. It is valuable for the IC design.

关 键 词：逻辑功效 寄生延时 逻辑优化 

分 类 号：O153.1[理学—数学] O153.2[理学—基础数学]