基于3DES算法的SRAM工艺FPGA加密设计  

Design of 3DES Arithmetic Encryption for SRAM Technique FPGA

作　　者：鲁国斌[1,2] 

机构地区：[1]南京航空航天大学信息科学与技术学院,南京210016 [2]中国航空无线电电子研究所,上海200233

出　　处：《航空电子技术》2011年第4期41-44,49,共5页Avionics Technology

摘　　要：本文提出了一种基于3DES算法的SRAM工艺FPGA加密设计方法,并详细描述了3DES加密算法的模型以及其硬件设计过程,最后给出3DES加密算法的硬件实现仿真时序图以及在FPGA中的实现结果。3DES arithmetic encryption method for SRAM technique FPGA is introduced in this paper.It describes the model of the 3DES arithmetic encryption and the process of 3DES hardware design in detail.Finally,the 3DES arithmetic encrypt simulation timing diagram and the result of implementation on FPGA are presented in the paper.

关 键 词：数据加密标准 静态随机存储器 现场可编程逻辑阵列 复杂可编程逻辑器件 高速集成电路硬件描述语言 

分 类 号：TP302.2[自动化与计算机技术—计算机系统结构]