基于FPGA的DDS设计与实现  

Design and implementation of DDS based on FPGA

作　　者：佟景泉[1] 刘悦[1] 邢东峰[1] 

机构地区：[1]兰州交通大学光电技术与智能控制实验室,兰州730070

出　　处：《铁路计算机应用》2012年第3期39-41,共3页Railway Computer Application

摘　　要：本文简单介绍了直接数字频率合成技术(DDS),利用DDS设计出任意波形发生器,并且利用硬件描述语言Verilog HDL进行相关模块的设计,在Quartus II开发环境上进行编译与仿真,最终下载到FPGA(Field Programmable Gate Array)进行验证。This paper simply introduced Direct Digital Synthesis（DDS）. The arbitrary waveform generator was designed by DDS, and the related module was designed by Verilog HDL. It was simulated by Quartus II. At last, it was downloaded to FPGA and verified.

关 键 词：直接数字频率合成技术 波形发生器 VERILOG HDL Quartus II 

分 类 号：U285[交通运输工程—交通信息工程及控制] TP39[交通运输工程—道路与铁道工程]