硬件描述语言VHDL到Verilog的翻译  

Translation from VHDL to Verilog

作　　者：郭建 刘建元[2] 杜慧敏[2] 韩俊刚[2] 郝克刚[1] 华庆一[1] 

机构地区：[1]西北大学软件工程研究所,陕西西安710069 [2]西安邮电学院ASIC中心,陕西西安710061

出　　处：《西北大学学报（自然科学版）》2000年第1期15-19,共5页Journal of Northwest University（Natural Science Edition）

基　　金：国家自然科学基金资助项目!(69473017)

摘　　要：分析了两种常用硬件描述语言 Verilog和 VHDL的语言特征 ,找出它们之间内在的对应关系 ,并阐述了由 VHDL向 Verilog语言翻译的实现方法。An analysis is made for the characteristics of the hardware languages VHDL and Verilog languages, and the relations between them are found; the method of the translation from VHDL to Verilog is given. The hardware designing is used.

关 键 词：VHDL语言 VERILOG语言 翻译程序 硬件描述语言 

分 类 号：TP314[自动化与计算机技术—计算机软件与理论]