对数字电路扇出的影响和造成困难的分析  

Analyzing the Influences and Difficulties of Fan Out in Digital Circuits

作　　者：梁业伟[1] 杨志娟[1] 石茵[2] 魏道政[2] 

机构地区：[1]北京工业大学计算机学院,北京100022 [2]中国科学院计算技术研究所CAD开放实验室,北京100080

出　　处：《计算机学报》2000年第3期311-317,共7页Chinese Journal of Computers

基　　金：国家自然科学基金!( 69773 0 0 6)

摘　　要：提出一种在 Benchmark电路中存在的隐式扇出和描述实际组合电路中扇出的一种方法 .从 D传送、赋值和冗余、难测故障等方面 ,对扇出的影响造成的困难进行了分析 ,并叙述了其影响的范围和程度 .This paper presents a kind of implicit fan out existing in Benchmark circuits and a method to describe fan out in practical combinational circuits. It analyzes the influences and difficulties of fan out from aspects of D Drive, assignments value, redundant faults and hard test faults, and describes their scope, extent of the influences.

关 键 词：扇出 数字电路 隐式扇出 测试 

分 类 号：TN790.7[电子电信—电路与系统] TP331.206[自动化与计算机技术—计算机系统结构]