基于ALTERA FPGA的低延迟QDR2 RAM控制器解决方案  

作　　者：白海龙 陈文 

机构地区：[1]ALTERA公司

出　　处：《世界电子元器件》2012年第8期23-23,共1页Global Electronics China

摘　　要：QDR2 RAM是一种特殊结构的SRAM，它的读写端口是分开的，有两套读写数据总线。地址是读写共享的．对BURST长度为2的QDR2 RAM来说，渎地址在时钟CK的上跳沿锁存，写地址在时钟CK的下跳沿锁存。

关 键 词：控制器 低延迟 SRAM 数据总线 读写 地址 锁存 时钟 

分 类 号：TN919.81[电子电信—通信与信息系统]