路径压缩查找算法的FPGA实现  

Realization of PC-Trie Algorithm Based on FPGA

作　　者：田园[1] 张曙光[2] 乔庐峰[2] 邵世雷[2] 王郡峰[3] 

机构地区：[1]解放军理工大学通信工程学院研究生1队,江苏南京210007 [2]解放军理工大学通信工程学院电信工程系 [3]解放军理工大学通信工程学院研究生4队

出　　处：《军事通信技术》2012年第3期48-52,共5页Journal of Military Communications Technology

摘　　要：随着卫星网与Internet的融合,星上路由查找技术已成为研究的一个热点。文章采用软硬件协同设计的思想,对路径压缩算法进行了分析。构造了适合硬件查找的数据结构,并对算法所实现的查找功能进行了FPGA验证。实验表明,设计正确可行,能够满足应用要求。With the integration of satellite space router has become the focus of research. network and the Internet, the routing lookup on The idea of hardware and software co-design was adopted and the Path Compression Trie （PC-Trie） algorithm analyzed. The data structure suit- able for hardware was built and the PC-Trie algorithm simulated based on FPGA. Experimental results show that the design is correct and feasible.

关 键 词：路径压缩 路由查找 现场可编程门阵列 软硬件协同 

分 类 号：TP393.4[自动化与计算机技术—计算机应用技术]