电容层析成像系统中的数字相敏解调技术  

Digital Phase Sensitive Demodulation in Electrical Capacitance Tomography System

作　　者：马敏[1] 韩路军[1] 侯敏[1] 张彩霞[1] 王化祥[2] 

机构地区：[1]中国民航大学航空自动化学院,天津300300 [2]天津大学电气与自动化工程学院,天津300072

出　　处：《测控技术》2012年第9期11-15,共5页Measurement & Control Technology

基　　金：国家自然科学基金青年基金资助项目(61102096);国际重大项目资助项目(60820106002);中国民航大学中央高校基金资助项目(ZXH2010C005)

摘　　要：相敏解调是电容层析成像(ECT)系统中的关键环节。传统的模拟解调存在着精度低、噪声大和模拟器件的稳定时间过长等问题,成为进一步提高ECT系统精度和速度的"瓶颈"。为此,设计了一种基于FPGA的数字相敏解调方法,实现了快速、高精度的有符号数字相敏解调。验证显示,设计的数字化相敏解调完全满足ECT系统对精度和速度的要求。Phase sensitive demodulator is the key to the electrical capacitance tomography（ECT） system. The existence of low accuracy, great noise and long stability time of analog devices and other issues in traditional analog demodulation become a bottleneck in further improving accuracy and speed of ECT system. Based on the FPGA, it achieves a fast, high-precision signed digital phase sensitive demodulation. Validation shows that the digital phase sensitive demodulation complete enough to meet the requirements of ECT system in accuracy and speed.

关 键 词：电容层析成像 数字相敏解调 FPGA VERILOG 

分 类 号：TP23[自动化与计算机技术—检测技术与自动化装置]