基于FPGA的JPEG压缩编码设计与实现  

Design and implementation of JPEG compression based on FPGA

作　　者：余磊[1] 李磊[1] 崔建明[1] 陈新华[1] 

机构地区：[1]山东科技大学信息科学与工程学院,山东青岛266590

出　　处：《微型机与应用》2012年第21期23-25,共3页Microcomputer & Its Applications

基　　金：青岛科技局科技计划项(07-2-3-1jc)

摘　　要：利用FPGA可以并行处理数据的优点,设计出了一种JPEG压缩编码电路。并在尽量保证图像质量的前提下,对JPEG的传统编码过程进行优化与调整,简化了编码电路,提高了编码效率,并生成独立IP核,方便调用。实验结果表明,设计的编码电路完全达到了预期目的。Based on the advantage that FPGA can parallel processing data, the paper designes a JPEG compression coding circuit. In addition, the paper optimizes and adjusts the JPEG encoding process on the condition that it can ensure the image quality, making the coding circuit simple and efficient, and generate an independent IP core, which is convenient to call. The experimental results show that the encoding circuit design reaches the intended purpose.

关 键 词：JPEG FPGA 压缩编码 IP 

分 类 号：TP919.81[自动化与计算机技术]