检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:程桂花[1] 王杨[1,2] 赵传信[1] 邓琨[1]
机构地区:[1]安徽师范大学数学计算机科学学院,安徽芜湖241000 [2]中国科学技术大学计算机科学与技术学院,安徽合肥230027
出 处:《计算机技术与发展》2012年第11期243-245,249,共4页Computer Technology and Development
基 金:中国博士后基金项目(20100480701);教育部人文社科青年基金项目(11YJC880119);安徽师范大学大学生创新性实验项目(AHNUSC46)
摘 要:针对移动互联网海量移动终端用户的可信接入问题提出了一种芯片加密的可信接入系统的设计方案。首先将移动终端的可信接入过程划分为硬件预处理和可信接入两个子系统;在硬件预处理部分将有限状态机的思想用于模逆运算电路控制子系统的状态描述;而在可信接入部分基于Verilog语言将模拟运算电路抽象为控制系统状态转移图,再运用Verilog语言中的always模块将其转换为Moore型有限状态机,同时采用寄存器同步稳定输出控制信号,有效地实现了移动互联网终端设备的可信接入问题。仿真实验表明文中方法不仅能实现控制信号的输出与状态同步,还能避免组合输出产生的延迟及竞争与冒险现象,使终端设备的接入过程更加高效、稳定和可靠。Aimed at how to access about mobile terminal device in the mobile Intemet environment, a novel design scheme based on modular inversion circuits is presented. The trusted terminal control system includes hardware preprocessing sub-system and trusted access sub-system. FSM (finite state machine) is used in control sub-system design of modular inversion circuits. State transition diagram is created according to the function of modular inversion circuit, and it is converted into Moore FSM by three-always in Verilog language, control signals are steadily output by SYN register, accomPlish control sequencing and state transition of modular inversion circuit. The simulation experiment shows that the method not only can realize the control signal output and state synchronization, still can avoid the delay and the phenomenon of competition and adventure produced by combination output, make terminal access process is more highly ef ficient, stable and reliable.
关 键 词:移动互联网 可信终端 模逆运算 有限状态机 VERILOG语言
分 类 号:TP309[自动化与计算机技术—计算机系统结构]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.49