基于SOPC Builder的JPEG2000 IP核设计  

Design and Research of JPEG2000 IP Core Based on SOPC Builder

作　　者：舒尚春[1] 刘三军[2] 

机构地区：[1]恩施职业技术学院网络中心,恩施445000 [2]湖北民族学院信息工程学院,恩施445000

出　　处：《计算机与数字工程》2012年第11期66-68,共3页Computer & Digital Engineering

基　　金：湖北省自然科学基金项目(编号:2011CDC017)资助

摘　　要：使用SOPC Builder自定制组件的方法,设计出JPEG2000图像压缩算法的IP核。通过对JPEG2000压缩原理中并行性的深入分析,利用这种并行性提出了一种针对压缩过程中EBCOT算法编码的硬件加速实现的设计方案。在DE2开发平台上的测试表明,该文设计的JPEG2000IP核压缩速度明显比串行结构的同类处理器速度要快。The IP core for JPEG2000 compression algorithm is designed by the means of costum built component in SOPC Builder.According to the parallel property of JPEG2000 which is analysed in detail in this paper,a scheme to accelerate the hardware of EBCOT is proposed.The test on DE2 development board indicated that the compression velocity of the JPEG2000 IP core is much higher than that of the JPEG2000 processors with serial principle.

关 键 词：片上可编程系统 IP核 JPEG2000 嵌入式码块编码优化截断 

分 类 号：TP391[自动化与计算机技术—计算机应用技术]