1024位CCD模拟延迟线的研制  

Research and Development of 1024 Bit CCD Analog Delay Lines

作　　者：李作金[1] 张平[1] 

机构地区：[1]重庆光电技术研究所,重庆永川632163

出　　处：《半导体光电》1991年第3期271-275,共5页Semiconductor Optoelectronics

摘　　要：本文介绍了我所研制的1024位CCD模拟延迟线的基本原理和结构设计,着重讨论了器件参数及提高器件参数的途径。A 1024 bit CCD analog delay line has been fabricated.The fun- demental principle and configuration of the device are prescnied together with discussions on device parameters as well as approaches to performance improve-

关 键 词：CCD 模拟延时线 信号处理器件 

分 类 号：TN386.5[电子电信—物理电子学]