低复杂度SM4加密算法IP核设计  

Design of Low Complexity SM4 Block Cipher IP Core

作　　者：王晨光[1] 乔树山[1] 黑勇[1] 

机构地区：[1]中国科学院微电子研究所,北京100029

出　　处：《科学技术与工程》2013年第2期347-350,378,共5页Science Technology and Engineering

基　　金：核高基(2009ZX01034-002-004-007(002))资助

摘　　要：针对数据吞吐量要求不高,但面积和成本要求严格的应用场合,设计了一款低复杂度的SM4加密算法IP核。所设计的IP核支持ECB与每组数据的加密密钥都实时更新的两种工作模式。在Altera的Cyclone FPGA以及SMIC 0.18μmCMOS工艺下进行了综合,所占用资源分别为1 704个逻辑单元和0.113 mm2。A low complexity SM4 IP core is designed aiming at the applications which require medium through- put and very low area and cost. The IP can work at ECB（ Electronic Codebook） and another mode at which every block needs a unique key. The IP is synthesized using the Ahera＇ s FPGA-Cyclone and under the SMIC 0.18μm CMOS process. The IP costs 1704 logic elements and 0.113 mm2 respectively.

关 键 词：SM4 IP核 低复杂度 FPGA ASIC 

分 类 号：TP309.7[自动化与计算机技术—计算机系统结构]