基于FPGA的CAN网络位级干扰测试系统设计  

作　　者：张居林[1] 王刚[1] 申帅[1] 

机构地区：[1]重庆邮电大学

出　　处：《广东通信技术》2013年第3期42-46,共5页Guangdong Communication Technology

基　　金：重庆高校优秀成果转化资助项目全数字化汽车仪表工程化研究及产业化(Kjzh11207)渝发改技函[2011]424号:基于新一代车载智能网络的汽车仪表产业化项目

摘　　要：为确保车载CAN网络及其ECU节点在复杂工况下的系统行为能够满足高容错性的要求,研究了基于片上系统的CAN网络链路层位级干扰测试方法。以FPGA为基础,通过Verilog HDL实现位流监测和干扰嵌入的寄存器级(RTL)描述,并在Visual C++平台下设计上位机干扰配置界面。运用设计向CAN通信网络实施干扰表明,设计能够有效灵活的向CAN网络嵌入干扰,考证CAN网络的可靠稳定性和网络的高容错性。

关 键 词：控制器局域网 干扰测试 片上系统 网络性能 

分 类 号：TP273[自动化与计算机技术—检测技术与自动化装置]