基于CORDIC算法的高精度浮点对称矩阵特征值分解的FPGA实现  

Floating-point CORDIC-based Real-valued Symmetric Matrix Eigenvalue Decomposition on FPGA

作　　者：陈刚[1] 陈旭[1] 徐元[1] 边昳[1] 鲁华祥[1] 

机构地区：[1]中国科学院半导体研究所神经网络实验室,北京100083

出　　处：《计算机科学》2013年第5期35-37,共3页Computer Science

基　　金：国家自然科学基金(61076014);中科院战略性先导科技专项(XDA06020700)资助

摘　　要：为了提高实对称矩阵特征值分解算法的速度,在FPGA上设计并实现了符合IEEE-754标准的单精度浮点(32-bit)CORDIC算法,以在保证运算精度的前提下,最大限度地优化资源和速度。整个设计是在Xilinx公司的Spar-tan-3xc3sd1800a-5FPGA上实现的。测试结果显示:1)对于3*3的实对称矩阵(每个矩阵元素是32-bit浮点数),精度达到2-20;2)设计实现的结构占用2467个slices,占芯片总资源的14%,最高运行时钟频率达到154MHz。This paper presented the architecture of real-valued symmetric matrix eigenvalue decomposition based on ro- tation mode CORDIC algorithm on FPGA. The proposed architecture adopts a direct mapping by 32 floating-point CORDIC-based process units that can compute the eigenvalue decomposition for a 3 ＊ 3 real symmetric matrix. In order to achieve a comprehensive resource and performance evaluation, the whole design was realized on Spartan-3 xc3sd1800a-5 FPGA. The evaluation results show that 1） the proposed architecture satisfies 3 ＊ 3 eigenvalue decompo- sition for the 2^-20 accuracy requirement when the word length of the data path is 32-bit; 2） occupies about 2467（14%） slices, and the maximum frequency is 154MHz.

关 键 词：特征值分解 CORDIC FPGA 浮点数据 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]