集成电路测试数据减少技术综述  

Survey on Technique of Test Data Reduction in Integrated Circuit

作　　者：詹文法[1] 程玉胜[2] 

机构地区：[1]安庆师范学院科研处,安徽安庆246133 [2]安庆师范学院计算机与信息学院,安徽安庆246133

出　　处：《安庆师范学院学报（自然科学版）》2013年第2期52-56,共5页Journal of Anqing Teachers College(Natural Science Edition)

基　　金：安徽省自然科学基金"广义折叠技术研究"(10040606Q42)资助

摘　　要：通过减少测试数据来减少测试成本是集成电路测试领域的热点之一。文章综述了测试数据减少技术,分析了每一种技术的优缺点,指出了该技术的发展需求和方向。It is a very topic to reduce the test cost by reducing the test data in integrated circuit testing. Firstly test reduction techniques are categorized, and the advantages of each technic are analyzed. Then, its demand and the trend of development are pointed out.

关 键 词：测试数据压缩 编码 内建自测试 测试集紧缩 

分 类 号：TN407[电子电信—微电子学与固体电子学]