一种高速低功耗MOS电流模逻辑加法器的设计  

Design of a High-Speed and Low-Power MOS Current Mode Logic Adder

作　　者：梁蓓[1,2] 马奎[1,2] 杨发顺[1,2] 傅兴华[1,2] 

机构地区：[1]贵州大学电子科学系,贵阳550025 [2]贵州省微纳电子技术重点实验室,贵阳550025

出　　处：《微电子学》2013年第3期409-412,共4页Microelectronics

基　　金：贵州省重点实验室建设项目计划资助(黔科合Z字[2010]4006号)

摘　　要：对具有不同输入端的MOS电流模逻辑(MCML)门电路进行了设计分析,应用MCML单元逻辑电路,设计了一个4位超前进位加法器。基于SMIC 0.13μm CMOS工艺平台,对设计的加法器进行仿真。结果表明,该加法器的延迟比传统CMOS电路小,可广泛用于高速低功耗逻辑运算单元。MOS current mode logic（MCML） circuits with different input terminal were analyzed,and a 4-bit carry-look-ahead adder was designed using MCML circuit.The adder was simulated based on SMIC＇s 0.13 μm CMOS process.Simulation results showed that the adder had a lower delay,compared to conventional CMOS circuit.The adder is applicable for high-speed and low-power Boolean calculation units.

关 键 词：模拟集成电路 加法器 电流模逻辑 

分 类 号：TN403[电子电信—微电子学与固体电子学]