MPEG-2视频码流分解的VHDL描述与验证  

VHDL description and verification of MPEG-2 video stream decomposing

作　　者：惠新标[1] 郑志航[1] 叶楠[1] 

机构地区：[1]上海交通大学电子工程系,上海200030

出　　处：《通信学报》2000年第9期41-45,共5页Journal on Communications

摘　　要：本文提出一个MPEG - 2视频解码中码流分解的硬件设计 ,包括解码控制和变长码解码。一些新的硬件设计 ,如 :将宏块和块控制作为主要状态 ;采用桶形移位缓冲器并行解变长码 ;将变长码的长度计算和解码分别进行 ;将码表分割成多个小码表等等 ,保证了MPEG - 2MP @ML的实时解码 ,并为更复杂的应用提供了扩展的余地。本文中的设计是MPEG - 2解码ASICVLSI设计工作的一部分。A VLSI design of MPEG-2 video stream demultiplexing including decoding control and variable length decode(VLD)is presented in this paper Some special architectures are introduced for real time MPEG-2 MP @ ML decoding,such as:MB and block control are include in main control states,a barrel shift buffer is used for decoding VLC parallel,getting VLC length and the code separately,divide the code book into small code books,etc The work is part of design for MPEG-2 decoding ASIC chip

关 键 词：MPEG-2 变长解码 视频码流分解 VHDL 

分 类 号：TN919.8[电子电信—通信与信息系统]