检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:王晓东[1] 段宗明[1] 周倩[2] 王曾祺[2] 李智群[2]
机构地区:[1]中国电子科技集团公司第三十八研究所,安徽合肥230088 [2]东南大学,江苏南京210096
出 处:《中国集成电路》2013年第8期28-35,共8页China lntegrated Circuit
摘 要:采用0.18μmSiRFCMOS工艺设计了应用于S波段AESA的高集成度射频收发前端芯片。系统由发射与接收前端组成,包括低噪声放大器、混频器、可变增益放大器、驱动放大器和带隙基准电路。后仿真结果表明,在3.3V电源电压下,发射前端工作电流为85mA,输出1dB压缩点为5.0dBm,射频输出在2~3.5GHz频带内电压增益为6.3~9.2dB,噪声系数小于14.5dB;接收前端工作电流为50mA,输入1dB压缩点为-5.6dBm,射频输入在2~3.5GHz频带内电压增益为12~14.5dB,噪声系数小于11dB;所有端口电压驻波比均小于1.8;芯片面积1.8×2.6mm2。This paper presents the design of a RF Transceiver front-end based on 0.18 μm Si RFCMOS process for S-band AESA. The system consists of transmitter and receiver front-end, including low noise amplifier, mixer, variable gain amplifier, drive amplifier and bandgap reference circuit. The post-simulation results indicate that, under 3.3V supply voltage, the current consumption of transmitter is 85mA, output P-ldB is 5.0dBm, and voltage gain is 6.3-9.2dB in the frequency band from2 to 3.5GHz, NF is less than 14.5dB. The receiver achieves input P-ldB of-5. 6dBm, voltage gain of 12-14.5dB, and NF of less than 11 dB, current consumption of 50mA. VSWR of all the port is less than 1.8. The chip area is 1.8 - 2.6mm2.
关 键 词:AESA 收发前端 低噪声放大器 混频器 可变增益放大器
分 类 号:TN47[电子电信—微电子学与固体电子学] TN859
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.7