基于VHDL语言的数字频率计的设计  

作　　者：牟洪江[1] 杨虹[1] 王玲 

机构地区：[1]重庆邮电大学光电工程学院 [2]重庆信息技术学院经贸学院

出　　处：《电子世界》2013年第19期163-164,共2页Electronics World

基　　金：重庆市教委科学技术研究项目(编号:KJ100512);重庆市自然科学基金项目(编号:CSTC;2010DD2412)

摘　　要：文章采用自顶向下的设计方法,用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程,用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真,在FPGA上采用高频测频、低频测周、中间十分频转换的方法,初步设计出体积较小,性能更可靠的数字频率计。经过电路仿真和硬件测试验证了设计的正确性。

关 键 词：数字频率计 VHDL 状态机 

分 类 号：TN915.6[电子电信—通信与信息系统]