基于MIPS处理器的AMR-WB语音解码器优化  

AMR-WB speech decoder optimization based on the MIPS processor

作　　者：张涛[1] 陈志[1] 崔赫哲[2] 

机构地区：[1]天津大学电子信息工程学院,天津300072 [2]金策工业综合大学信息系,平壤999093

出　　处：《电子设计工程》2013年第21期40-43,共4页Electronic Design Engineering

摘　　要：在分析自适应多速率宽带语音编码标准(AMR-WB)编解码技术的基础上,结合MIPS32 4Kec处理器的结构特点,完成算法的移植工作,并采用精简与汇编相结合的方式对系统进行优化,测试结果表明该系统具有较高的实时性和语音质量。Based on the instruction of Adaptive Multi-Rate Wideband speech coding standard （AMR-WB）and the MIPS32’s structural features,this paper completes the algorithm transplantation on this platform,and optimizes this system with the way of reduce and assembler.The results of test show that this system achieves high real-time property and speech quality.

关 键 词：AMR-WB MIPS 解码器 移植 算法优化 

分 类 号：TN912.3[电子电信—通信与信息系统]