基于FPGA的简易逻辑分析仪设计  

Design of the Simple Logic Analyzer Based on FPGA

作　　者：甘国妹 罗业文 

机构地区：[1]玉林师范学院电子与通信工程学院,讲师广西玉林537000 [2]玉林师范学电子与通信工程学院,本科生广西玉林537000

出　　处：《玉林师范学院学报》2013年第5期23-27,共5页Journal of Yulin Normal University

基　　金：玉林师范学院青年(资助经费)科研项目(2012YJQN01)

摘　　要：在嵌入式开发调试中,逻辑分析仪可以很好的辅助开发人员进行断点、触发和跟踪等调试.本设计应用Verilog HDL硬件描述语言和FPGA芯片设计一个多通道的简易逻辑分析仪,当逻辑信号的门限电压以0.25V为步长值在0.25V^4V之间变化时,具有16级采样速率,即可实现一个16通道的逻辑分析仪.In the embedded development and debugging, logic analyzer is a good aid for developers to finish tasks like breakpoint, triggering and tracking. The design of a 16-channel logic analyzer is based on Verilog HDL and FPGA chip. The design also has a multi-stage sampling rate, and applies a logic signal threshold voltage of 0.25 to 4V range of the logic level of the input signal by the age of 16-1eve1 changes.

关 键 词：逻辑分析仪 现场可编程门阵列 VERILOG硬件描述语言 仿真 

分 类 号：TN47[电子电信—微电子学与固体电子学]