基于FPGA的虚拟逻辑分析仪的设计与实现  

Design and Implementation of Virtual Logic Analyzer Based on FPGA

作　　者：王万昭[1] 张鹏云[1] 和志强[2] 

机构地区：[1]河北经贸大学信息技术学院,河北石家庄050061 [2]河北经贸大学科研处,河北石家庄050061

出　　处：《计算机与现代化》2014年第1期211-213,218,共4页Computer and Modernization

基　　金：河北省科技支撑项目(13210310D)

摘　　要：介绍一种基于FPGA芯片的虚拟逻辑分析仪,它由信号调整电路、采样模块、触发模块、通信模块、数据处理模块(NIOS II软核)以及总线接口等组成,实现了8路并行采样,其采样速率可以达到100MS/s。This paper introduces a virtual logic analyzer based on FPGA chip, which consists of signal conditioning circuit, sam- pling module, trigger module, communication module, NIOS II soft-core, and bus interface. The 8-way parallel sampling is a- chieved. The sampling rate is up to 100MS/s.

关 键 词：并行采样 NIOS 调整电路 采样模块 触发模块 通信模块 

分 类 号：TP391.8[自动化与计算机技术—计算机应用技术]