基于FPGA的自适应均衡器的研究与设计  

Design and implementation of equalizer based on FPGA

作　　者：李路路[1] 静大海[1] 

机构地区：[1]河海大学计算机与信息学院,江苏南京210000

出　　处：《电子设计工程》2014年第5期92-94,共3页Electronic Design Engineering

摘　　要：近年来,自适应均衡技术在通信系统中的应用日益广泛,利用自适应均衡技术在多径环境中可以有效地提高数字接收机的性能。为了适应宽带数字接收机的高速率特点,本文阐述了自适应均衡器的原理并对其进行改进。最后使用FPGA芯片和Verilog HDL设计实现了自适应均衡器并仿真验证了新方法的有效性。In recent years,the technology of adaptive equalizer has been used largely in the communication systems.Using adaptive equalization in muhipath fading situation can effectively improve the receiver performance.This papedescribes the principle of the adaptive equalizer and be Improve it to accommodate the high rate of the wideband digital receiver,Finally design adaptive equalizer and simulation with FPGA and Verilog HDL to verify its validity.

关 键 词：自适应均衡器 宽带数字接收机 FPGA VERILOG HDL 

分 类 号：TN92[电子电信—通信与信息系统]