千兆以太网交换控制器IP的设计实现  

A Design and Implementation of Gigabit Ethernet Switch Cotroller IP

作　　者：郝庆瑞[1] 吴斌[1] 尉志伟[1] 潘志鹏[1] 叶甜春[1] 

机构地区：[1]中国科学院微电子研究所,北京100029

出　　处：《微电子学与计算机》2014年第4期160-163,共4页Microelectronics & Computer

基　　金：国家重大专项"超高速无线局域网的国际标准化与技术验证研究"(2012ZX03004004);北京科技新星"OFDM-MI-MO"体制的超高速基带芯片(2010B060)

摘　　要：实现了一种五端口三速以太网交换控制器IP的SoC体系架构,介绍了SoC架构中各关键模块的实现方案,提出了一种基于链式DMA的高效共享缓存结构的工作机制和体系架构,实现了以太网交换控制器高带宽、低延时的数据传输.FPGA系统验证结果表明提出的架构具有较低开销下的最高930.5Mbps的高速无阻塞线速转发的能力,并完成了该以太网交换控制器IP的SoC物理实现.In this paper, a SoC（system on chip） design of five-ports Tri_speed Ethernet switch controller IP is introducted, and the implementation of the key modules in the design is described. This paper present a shared buffer architecture based on scatter/gather DMA which can satisfy the requirements of high bandwidth and low latency of the data flow in Ethernet. The design has been verified on FPGA and the result proves that it can reach the non_blocking wirespeed switching performance of 930. 5Mbps at lower consumption ,and the physical design of the IP has been implemented.

关 键 词：三速以太网 交换控制器 链式DMA 共享缓存结构 

分 类 号：TP492[自动化与计算机技术]